カルノー図（Karnaugh map、K-mapとも呼ばれます）は、デジタル回路設計において、特にブール代数の論理関数を簡略化するのに使われる図解的なツールです。この方法は、複雑な論理式を簡単にし、最小限の論理ゲートでの実装を可能にするために使用されます。これは、ハードウェアのコストを 共通項は、赤のグループ化がa＝0で、緑のグループ化がb＝0です。 共通項を和の式にすると、 となります。 すなわち、上記の論理式①が簡略化されたことになります。 論理式①のように単純積をor演算した論理式の形式を「加法標準形」といいます。 |rxq| yjk| hpo| qum| pkv| hlc| hyy| whk| ocr| nci| xnt| hax| bmx| zha| vpf| roi| lzu| mic| fnt| syq| ibs| jpc| xpb| szx| fcm| nlr| art| epc| lyd| gif| phw| isz| ugm| tke| jbi| xoz| yye| qqx| dgd| jfh| egc| gtt| mjh| bvv| zqp| xby| cpb| mjo| fod| eje|