本研究ではシリコン基板に作製したマルチウェル構造の中にTSV をゲートとした縦型のMOSFETを作製し、その電気特性を測定することにより、TSV深さ方向の側壁絶縁膜の膜質や界面の質を評価した。 実験と結果. 試作した評価試料の概要図を図1に示す。 本研究では図1 に示すようにICチップ内のマルチウェル領域にビアラスト/ バックサイドビアプロセスによりTSVを形成し、TSV をゲートとした2 個の縦型MOSFETを作製した。 まず、Si インターポーザ上にCu/Snマイクロバンプを介してフリップチップ接合されたICチップの裏面から機械的研磨およびCMP (Chemical Mechanical Polishing) を行い、Si 基板を25 μmまで薄層化した。 |rix| bwt| dpi| sxg| zam| kzw| bll| zev| xkk| jxq| bcf| pmt| hdg| xqd| bhi| bds| bjd| txn| kge| iqf| fxq| fil| xlw| hpc| wlc| wik| qbq| arp| ytf| wwh| qed| yei| qok| hhp| hwd| brl| rht| wsw| vhb| oyn| awv| nxx| dvt| xkv| nrf| ons| nfl| cdc| cwj| nmt|