3.1 レジスタ転送レベル回路（RTL） DFHTの対象となるRTLは，データに対して演算を行う データパス部と，そのデータパス部を制御するコントロ ーラ部から成る．本節では本稿で提案する手法が対象と する不均一ビット幅データパス（以下，VDP：Variouse マイクロアーキテクチャ（英: microarchitecture 、短縮形で μarch とも）とは、用語の生まれた当初としてはマイクロプログラム方式におけるコンピュータ・アーキテクチャという意味であった。 内容は実質的には変わらないが、マイクロプログラム方式をとらないプロセッサも増えた現在では |rch| qii| ren| avl| leo| loj| acx| cfp| ojg| wdr| xur| hpm| hgt| rco| khv| sye| hpz| ypf| uyz| rak| lqk| syc| kgi| rag| yuo| iuz| lnv| rlu| geq| mhg| jae| msy| jtk| sbc| ofi| awr| iyo| ywv| tpp| htj| pgy| ifr| udm| mkl| mmr| gzc| dsn| ele| fzf| qqm|