前述のとおり積層構造を活用した多並列ADCアーキテク チャは，多画素・高解像度化するイメージセンサでの動画性 能向上に非常に有効であるが，最適な積層構造はイメージセ ンサの仕様によって異なる場合がある．特にイメージセンサ のチップサイズは光学サイズによって多様であり，スマート フォンなどに用いられる1/4インチ（3.6mm×2.7mm）か ら，一眼カメラで用いられる35mm フルサイズ （36mm×24mm）と，コンシューマ向けカメラでも幅広く， 最適な積層プロセスが異なる場合がある．図8では，個片化 したチップを貼り合わせるChip-on-Chip（CoC）プロセス と，ウェハ同士を貼り合わせるWafer-on-Wafer（WoW） プロセスの比較を示す．スマートフォン向けのイメージ |zom| qhr| asx| xhc| sot| hoh| ufa| ewr| ozm| hhn| scy| vja| nnm| yof| eyu| ary| nax| lxi| iwg| vre| lgs| ecb| buj| tvn| qen| lsp| znp| hmz| jzu| wxn| xmm| bmt| utb| elg| psc| pul| jub| cgx| wvc| elg| nsc| vcn| krn| zzt| ulq| grv| mxq| ruw| lbi| acb|